熟女人妻水多爽中文字幕,国产精品鲁鲁鲁,隔壁的少妇2做爰韩国电影,亚洲最大中文字幕无码网站

    摘要：本文論述了以級聯型H橋單元電壓源逆變器硬件為基礎，采用同步旋轉變換法對負荷指令電流進行檢測，采用PID斜坡控制法和電流平行矢量疊加反饋均壓控制策略，發明鏈式靜止無功發生器（SVG）控制算法。并采用DSP+FPGA共同構造36路PWM發生器，實現級聯H橋SVG的模塊化設計。在理論分析的基礎上，通過仿真對本文所提出的控制方案進行了驗證。

1引言

    在電力系統中，由于大量電動機負荷和其它用電設備的投入，造成電網供電質量下降，即功率因數較低、電壓波動較大。近年來由于變頻器和整流設備等電力電子設備的廣泛使用，使得電網受到嚴重的諧波污染。在工業負荷發達的電網，日耗電量巨大，負荷呈非線性和沖擊性，引發了多種電能質量問題，主要包括功率因數低、諧波含量高、三相不平衡、功率沖擊、電壓閃變和電壓波動。綜上所述，電網的諧波和無功問題日益突出，整個供配電系統的安全運行存在較大的隱患。因此，世界各國電力系統近年來紛紛采用了SVC動態無功補償裝置和APF諧波治理裝置來提高電網的電能質量，作為SVC的下一代產品，SVG靜止無功發生器在響應速度、穩定電網電壓、降低系統損耗、增加傳輸能力、提高瞬變電壓極限、降低諧波和減小占地面積等多方面具有更加優越的性能。本專利所涉及的鏈式SVG靜止無功發生器的控制策略是其性能的關鍵。

2SVG系統整體構成

    在SVG交流側電抗器未接入網側時，先通過充電電阻給裝置直流側電容進行充電，使其具備一定的初始值，將直流側電容電壓看作平衡狀態且具備穩態狀態下的電壓值。現場采集的網側三相電壓、電流信號經調理電路通過并口將數據傳送給主控制板的DSP芯片。由DSP進行濾波和數據處理，得到三相參考電流，并計算得到各相應輸出的參考電壓，然后利用FPGA產生SVG裝置中各全控器件的脈沖信號。主系統構成如圖1所示。

2.1SVG的DSP算法程序主要完成功能

    對DSP硬件資源進行初始化，主要針對DSP晶振及時鐘分頻，CPU定時器及事件管理器，16位并行總線端口，通用IO端口，PWM比較寄存器，AD采樣中斷寄存器，CAN總線寄存器，SCI串口等片上資源進行初始化。完成SVG的啟動停機控制，電網電壓跟蹤鎖相，開環無功數據解耦和閉環控制功率輸出，故障處理等功能。

    總線數據通信功能的實現，主要通過16位并行數據總線與FPGA進行數據通信，將調制波數據發送給FPGA進行PWM波調制輸出，采用CAN總線實現上位機（人機界面）及其他控制板的板間數據通信功能。

3SVG控制策略研究

3.1負荷無功補償指令電流生成策略

    SVG靜止無功發生器的補償性能由負荷指令電流檢測算法決定，通常的指令電流檢測算法有瞬時無功功率理論算法、FBD（FryzeBuchholzDepenbrock）法、SRF同步旋轉變換理論算法、神經網絡控制算法等。同步旋轉變換理論算法是基于同步旋轉dq坐標的電流變換，先將三相負載電流進行去零序處理（平衡條件補償），然后進行Park變化得到正序的d軸有功和q軸無功，然后將d軸有功通過低通濾波環節（LPF算法）得到無諧波的d軸，再將q軸無功取0與無諧波的d軸一起進行反Park變換，生成三相正序有功基波，然后用三相用戶負載瞬時波形減去三相正序有功基波便得到了需要補償的三相正負序無功和諧波指令電流（IHaIHbIHc），在與其他控制分量一起進入PID閉環控制環節。如圖2所示負荷無功補償指令電流生成策略結構圖。

    其中矢量i以電網基波頻率ω逆時針方向旋轉。負荷電流的dq同步旋轉變換可通過以下公式推導得出：

    經過上面的分析基本上與θ有余弦關系的就是有功軸。q軸有功d軸滯后無功。以上式子中的，改變的值即可改變dq變換的起始角度。單鎖相環輸出即為id、iq、ω、θ，且此時θ=r（即d軸與Im軸重合）。

3.2鏈式SVG靜止無功發生器直流電壓均壓控制策略

    鏈式SVG靜止無功發生器直流電壓均壓控制策略的基本思想是在每個H橋參考電壓上疊加一個與電流方向平行的矢量，由于H橋的輸出電壓與電流相位基本呈90°，因此在H橋參考電壓上疊加與電流平行的矢量后，便可通過直流電壓與參考電壓的誤差來調節注入每個H橋的有功，從而可以平衡每個電容上的電壓。如圖3所示，電壓與參考直流電壓的差經過比例環節后乘以SVG自身的電流，便得到了參考電壓的有功分量。當電容電壓低于參考值時，參考電壓的有功分量增大，因此注入H橋的有功增加，從而使得電容電壓升高，隨著電容電壓的升高，H橋的損耗增加，當H橋的損耗與注入的有功相等時，達到新的平衡。

3.3鏈式SVG靜止無功發生器啟動時刻斜坡PID控制策略

    鏈式SVG靜止無功發生器啟動時，預充電回路旁路開關閉合后，主控制器部分就會開啟IGBT，這時直流電容上的電壓就會按照設定數值上升，但是由于預充電的直流電壓與設定電壓的差值往往偏差較大，一般設定電壓要高于預充電電壓200V~500V之間，這時由于線路的短路阻抗較小（預充電已旁路），因此較高的壓差就會在主回路產生一個大的過電流，常規直流電壓PID無法快速地對誤差進行調節控制，所以過電流的時間會比較長（一般維持幾十毫秒左右），過電流會對IGBT等功率器件產生不良影響，嚴重的會導致IGBT損壞，因此就需要對啟動過程中的直流電壓調節進行處理，我們這里所采用的方法是對直流電壓設定值進行斜坡處理。

    具體的方法是：預充電完成時刻的直流電壓假設為,直流電壓最終設定值假設為，那么它們之間的直流電壓差為，我們將按照經驗進行等分處理，即，N這里可根據壓差的大小和PID最終的響應速度進行選取，那么預充電后開啟IGBT進行直流電壓的建立調節就變成下面的關系式：

     我們可以看到由于有了存在，所以將是一個非常平滑上升的調節過程，根據對N數值的調整可以方便的改變坡度的調節斜率，改善直流電壓調節的沖擊響應問題，電壓調節率的變化會最終影響電流的上升率，根據SVG系統的整體閉環調節作用就會大大改善啟動暫態的過流程度，增強常規PID調節的魯棒性能。

3.4鏈式SVG靜止無功發生器整體閉環控制策略

    鏈式SVG靜止無功發生器采用直接電流控制方案如圖4所示，由主控制器DSP對三相電網電壓（UsaUsbUsc），三相負載電流（ILaILbILc）以及各單元的直流電壓進行AD采樣。

    （1）進入PLL鎖相處理算法對電網電壓進行PARK變換，并通過PI控制器對誤差角度進行跟蹤調節處理，然后得到電網電壓的鎖相角度的正/余弦值（和）。

    （2）進入負荷指令電流檢測算法對用戶負載電流進行無功提取運算，先將三相負載電流進行去零序處理（平衡條件補償），然后進行Park變化得到正序的d軸有功和q軸無功，然后將d軸有功通過低通濾波環節（LPF算法）得到無諧波的d軸，再將q軸無功取0與無諧波的d軸一起進行反Park變換，生成三相正序有功基波。

    （3）用三相用戶負載瞬時波形減去三相正序有功基波便得到了需要補償的三相正負序無功和諧波指令電流（IHaIHbIHc），單相無功指令電流再進入參考調制波生成算法進行參考調制波的生成處理，在該算法模塊中首先將每相的電壓平均值（每相12個單元采樣后取平均值）通過具備啟動過程斜坡PID處理（參考目標為800V）功能模塊后得到等效的裝置有功損耗電流幅值。

    （4）與電網電壓鎖相得到余弦做乘進行合成，得到交流瞬時電流波形，再與負的裝置輸出的瞬時電流波形（負號是跟補償電流的輸出方向有關，我們認為裝置的電流流入方向為正，輸出為負）做和，形成裝置的等效瞬時有功電流，再做比例化處理，然后與單相無功指令電流做和形成補償指令電流。

    （5）為了得到調制比合適的參考調制波需要將補償指令電流除以二分之一倍的Udc（歸一化處理），然后經過比例限幅后就形成了單相的參考調制波數據（PWMref），要想使SVG能夠穩定的進行補償運行還需要對每相的所有單元進行直流母線的均壓處理，我們采用的是單個母線Udc與平均值間的PI誤差控制均壓算法，就是將每個單獨的單元采集回來的Udc做反饋控制信號，再與單相計算得到的Udc平均電壓做參考進行PI誤差調節，最終使得每個單元的直流母線電壓都趨于穩定均衡，為了使均壓PI誤差調節的輸出量準確的進行調制輸出，需要將該誤差輸出量除以裝置的輸出電流值。

    （6）將得到新的誤差調制波形再與三個單相的參考調制波數據（PWMref）合成形成裝置的正弦調制波數據，最后再通過PWM波生成邏輯（采用多重化SPWM波生成方案）形成PWM波，經過驅動電路驅動H橋的IGBT功率回路最終實現SVG整體的無功諧波補償功能。

4FPGA控制器設計

    FPGA通過按照與DSP的通信協議規定進行工作。在DSP完成采集和算法處理后，將輸出的調制信號（三相正弦調制波）和控制信號數據通過寫RAM的方式送給FPGA中。FPGA接收數據并進行鎖存，并且每相的電壓調制信號與自身生成的移相載波進行比較后輸出PWM波。

4.1FPGA軟件設計流程圖

    如圖5所示，其描述了FPGA數據、信號處理流程。

4.2FPGA模塊設計

4.2.1數據提取（Caiyang_data模塊）

    DSP與FPGA通信濾除混亂的信號。如圖6效果在FPGA接收端care口可以看到在數據之間有混亂數據流夾雜其中，采用中值濾波方式提取有用數據，得到IA有效數據流。

4.2.2內部雙口RAM讀取數據，如圖7所示

4.2.3分離數據組

    即將三相電壓信號、啟停信號分開（lvbo1模塊）。每相的基波為Q格式，經data_Qtoint模塊轉換成整數。如圖8所示。

4.2.4PLL倍頻

    應用FPGA軟件自帶的pll模塊，將FPGA的時鐘提高，使得FPGA內部載波頻率提升，并通過fen_pin_qi模塊輸出載波時鐘頻率和zaibo_Ua模塊中載波計數步長并行實施。

    如圖9所示。

4.2.5三相載波移相

    對于同相的并聯單元基波是相同的，在FPGA中生成的載波按照固定的角度移相，滿足基波的一個周期即可。如此相當于將spwm多重化，如圖10、11所示。

4.2.6FPGA的pwm輸出

    經過SPWM后，pwm波輸出經過系統時鐘同步，并受控于DSP的開啟數據，實現可控輸出。如圖12所示。

5仿真與實驗

5.1仿真方案及仿真結果

    為測試控制系統的運行效果，本文在6kW小功率實驗平臺上進行了實驗，平臺的功率部分每相由兩個功率單元串聯而成，交流額定電壓380V。

    圖13給出了對低通濾波進行補償的效果的實驗波形，此時系統采用PI算法控制，輸出電壓頻率為50Hz。圖中的Ua為實際采樣得到的電壓，Ua_ref為本周期計算得到的參考電壓，Ua_comp為對Ua進行補償后的結果。其中Ua為通過電壓霍爾、低通濾波以及控制板上的電壓信號經DSP采樣獲得，Ua_ref、Ua_comp為DSP計算得到。采樣率為主中斷運行頻率2kHz。從圖中可見，Ua和Ua_ref存在較大的幅值和相位誤差，而Ua_comp在幅值和相位上都已經接近給定信號Ua_ref，二者之間存在一個相位延時是由于數字控制系統中，本周期的計算結果要在下一個控制周期才可以發出。

    圖14和圖15給出了設定頻率1Hz時空載和帶80%負載時的電壓電流波形。其中電流通過電流探頭進行采樣，接入示波器1通道，探頭響應頻率為DC-50MHz，采樣比例為屏幕顯示1A對應實際電流10A；電壓為經過霍爾傳感器后的電壓波形，接入示波器2通道，霍爾傳感器的響應頻率為DC-500kHz，采樣比例為屏幕顯示1V對應實際電壓200V。可以看出電機在低速下，電機運行情況穩定。

    圖16、圖17給出了設定運行頻率40Hz時空載和帶80%負載時的電壓電流波形，電壓電流比例與1Hz時相同。此時電壓的波形已經較為接近正弦，體現了多電平逆變器的優點。

6結論

    采用級聯H橋型SVG作為核心結構已經成為未來無功補償領域研究發展的主要潮流，研究更為可靠的電流跟蹤控制方式和直流側電容電壓平衡控制策略，對提高SVG進行諧波抑制時的動態響應和工作的可靠性具有主要的研究意義和應用前景。使用FPGA搭建了實驗驗證平臺，證明了所提出的控制方案的有效性。通過小功率平臺的實驗驗證了控制方案的可靠性。