74LS148是帶有擴展功能的8-3線優先編碼器，它有8個信號輸入端，3個二進制碼輸出端，一個輸入使能端，一個選通輸出端和一個擴展端。使能端為“0”時，該芯片被選中，否則不被選中。選通輸出端和擴展端主要用于功能擴展。

1、74LS148簡介

圖1是74LS148的邏輯符號，其中，I′0—I′7是8個信號輸入端，Y′2—Y′0是3個二進制碼輸出端，S′是輸入使能端，Y′S是選通輸出端，Y′EX是擴展端，其邏輯功能表如表1所示。

表1 74LS148的邏輯功能表

表1中的Χ代表0、1中的任何數，從表1可以看出，編碼輸入I′0-I′7低電平有效，且I′7的優先級別最高，I′0的優先級別最低，使能端S′為“0”時，該芯片被選中，否則不被選中，電路處于禁止工作狀態時，Y′SY′EX＝11，電路處于工作狀態時，Y′SY′EX＝10，電路處于工作狀態但無編碼輸入時，Y′SY′EX＝01。

2、用兩片74LS148構成16-4線優先編碼器

兩片74LS148有16個輸入端，可以構成16-4線優先編碼器，在構成16-4線優先編碼器時，低位片74LS148（1）的I′0-I′7作為16-4線優先編碼器碼器的低8位輸入端A′0－A′7，高位片74LS148（2）的I′0-I′7作為16-4線優先編碼器碼器的高8位輸入端A′8－A′15，16-4線優先編碼器應該有4個輸出端，可將74LS148（2）的Y′EX端通過與非門連接，非門的輸出端作為16-4線優先編碼器的Z3輸出端，兩片的Y′2端接與非門的輸入端，與非門的輸出端作為16-4線優先編碼器的Z2輸出端，兩片的Y′1端接與非門的輸入端，與非門的輸出端作為16-4線優先編碼器的Z1輸出端，兩片的Y′0端接與非門的輸入端，與非門的輸出端作為16-4線優先編碼器的Z0輸出端，并把高位片的S′接低電平，這樣可構成16-4線優先編碼器，圖2為兩片74LS148構成16-4優先編碼器。

圖2 兩片74LS148構成16線-4線優先編碼器

下面對圖2的工作原理進行分析：由于74LS148（2）的S′接地，它滿足S′為低電平的要求，74LS148（2）被選中，當A′15＝0時，高位片的Y′2Y′1Y′0＝000，Y′SY′EX＝10，即Z3＝1，低位片的S′＝1，此時74LS148（1）不被選中，低位片的

3、用3片74LS148構成24-5線優先編碼器

3片74LS148有24個輸入端，可以構成24-5線優先編碼器，在構成24-5線優先編碼器時，最低位片74LS148（1）的I′0-I′7作為24-5線優先編碼器碼器的最低8位輸入端A′0－A′7，次低位片74LS148（2）的I′0-I′7作為24-5線優先編碼器碼器的次低8位輸入端A′8－A′15，高位片74LS148（3）的I′0-I′7作為24-5線優先編碼器碼器的高8位輸入端A′16－A′23，24-5線優先編碼器應該有5個輸出端，可將74LS148（3）的Y′EX端通過與非門連接，非門的輸出端作為24-5線優先編碼器的Z4輸出端，74LS148（2）的Y′EX和74LS148（3）的Y′EX接與非門的輸入端，與非門的輸出端作為24-5線優先編碼器的Z3輸出端，3片的Y′2端接與非門的輸入端，與非門的輸出端作為24-5線優先編碼器的Z2輸出端，3片的Y′1端接與非門的輸入端，與非門的輸出端作為24-5線優先編碼器的Z1輸出端，3片的Y′0端接與非門的輸入端，與非門的輸出端作為24-5線優先編碼器的Z0輸出端，并把高位片74LS148（3）的S′接低電平，這樣可構成24-5線優先編碼器，圖3為3片74LS148構成的24-5線優先編碼器。

圖3 3片74LS148構成的24-5線編碼器

根據以上分析，該邏輯電路將輸入的低電平信號A′0－A′23編成00000-10111，其中A′0邏輯的優先級別最低，A′23的優先級別最高，所以該電路能實現24-5線優先編碼器的邏輯功能，由于5個輸出端，可以用5位二進制代碼來表示，5位二進制代碼有32種取值組合，我們可以選擇32種中的任意24種來對A′0－A′23進行編碼，根據選擇的不同，可以形成不同的編碼方式，這樣可以得到不同的實現24線-5線優先編碼器的邏輯功能的邏輯電路，另外，也可以用3片74LS148構成23-5線、22-5線、21-5線、20-5線碼器，在構成23-5線優先編碼器時，把圖3中的A′23接高電平即可，在構成21-5線優先編碼器時，把圖3中的A′23、A′22接高電平，其它依次類推。

4、用4片74LS148構成32-5線優先編碼器

4片74LS148有32個輸入端，可以構成32-5線優先編碼器，在構成32-5線優先編碼器時，74LS148（1）的I′0-I′7作為32-5線優先編碼器碼器的A′0－A′7輸入端，74LS148（2）的I′0-I′7作為32-5線優先編碼器碼器的A′8－A′15輸入端，74LS148（3）的I′0-I′7作為32-5線優先編碼器碼器的A′16－A′23輸入端，74LS148（4）的I′0-I′7作為32-5線優先編碼器碼器的A′24－A′31輸入端，32-5線優先編碼器應該有5個輸出端，可將74LS148（3）和74LS148（4）的Y′EX端接與非門的輸入端，與非門的輸出端作為32-5線優先編碼器的Z4輸出端，74LS148（2）的Y′EX和74LS148（4）的Y′EX接與非門的輸入端，與非門的輸出端作為32-5線優先編碼器的Z3輸出端，4片的Y′2端接與非門的輸入端，與非門的輸出端作為32-5線優先編碼器的Z2輸出端，3片的Y′1端接與非門的輸入端，與非門的輸出端作為32-5線優先編碼器的Z1輸出端，3片的Y′0端接與非門的輸入端，與非門的輸出端作為32-5線優先編碼器的Z0輸出端，并把高位片74LS148（3）的S′接低電平，這樣可構成32-5線優先編碼器，圖4為4片74LS148構成的32-5線優先編碼器。

圖4 用4片74LS148構成32線-5線優先編碼器

在圖4的邏輯電路中，該電路將輸入的低電平信號A′0－A′31編成00000-11111，其中A′0邏輯的優先級別最低，A′31的優先級別最高，所以該電路能實現32-5線優先編碼器的邏輯功能，其工作原理分析與24-5線譯碼器工作原理分析類似。

5、結論

以上對4片及其以下74LS148級聯作了介紹和分析，對于其他更多片74LS148的級聯可依次類推進行設計和分析，可以看出，不同的74LS148進行級聯時，可以有多個輸入信號請求編碼，但編碼器只對優先級別最高的進行編碼，只有優先級別高的輸入端為無效信號時，才對優先級別低的信號進行編碼。