多柵場效應晶體管技術有望成為應對集成電路小型化所帶來的各種技術挑戰的理想解決方案。與當今的平面單柵技術相比，多柵技術能夠在保持高功能性的同時大幅度削減功耗。在這項新技術的一次演示中，英飛凌研究人員成功測試世界上第一個運用全新65納米多柵晶體管結構制造的復雜集成電路。與目前具有同等功能與性能的平面單柵晶體管相比，全新晶體管的尺寸要小30%，靜態電流值降低了十倍。據研究人員計算，這種多柵技術將大大提高移動設備的能源效率和電池工作時間（比已經投產的65nm工藝高出一倍）。對于未來技術節點（32nm及更高水平），能源效率的提高幅度將更大。 英飛凌管理委員會成員兼通信解決方案業務部主管Hermann Eul博士表示，“憑借世界上第一款65nm多柵集成電路，英飛凌已經證明，在半導體行業，除不斷縮小晶體管尺寸之外，我們還在別的方面實現技術進步，目前，英飛凌面臨的挑戰是如何在現有工藝和材料的條件下，運用創新、經濟的方法推進技術進步。我們的研究成果令人欣慰。根據迄今為止的研究結果，借助多柵技術，英飛凌將來完全有可能采用32納米或更高級的工藝生產CMOS器件。” 英飛凌研究人員測試的65nm電路，包含3,000多只運用三維多柵技術制造的有源晶體管。研究表明，多柵技術和當今的成熟技術一樣強大，但實現同樣功能僅需消耗一半能量。在未來的技術發展中，這一優勢肯定會發揮越來越重要的作用。 為了滿足客戶對更高性能的需求，半導體企業通常采用的方法是不斷縮小晶體管的尺寸，直至技術上可行的極限。要生產出搭載集成相機、高存儲能力超薄MP3播放器的手機，這是到目前唯一可行的方式。然而，集成電路的尺寸越小，靜態電流（也就是所謂的漏電流）會越大，從而導致無必要的功耗。即使處于待機狀態且晶體管為“關閉”的情況下，電子仍然會從勢壘耗盡層泄露。勢壘耗盡層厚度只有幾納米，傳統平面晶體管的單柵只能從表面對其進行控制。 在不斷縮小晶體管尺寸的同時，還要保證每只晶體管的可靠開關并將功耗保持在絕對最低水平。為此，英飛凌研究人員在全新方向上進行了創新——將過去50年來一直是扁平型（二維）的標準平面晶體管架構改成了三維結構。第三維是成功的關鍵：全新晶體管的柵電極將勢壘耗盡層包藏在若干面上（多柵），從而將接觸面積提高了兩倍，以保證晶體管能夠真正被關斷。 運用傳統制造工藝與目前已有材料即可在塊硅或絕緣體上硅（SOI）制造多柵電路，而無需高成本的材料創新。運用三維結構還帶來了另一大顯著優勢：在片上晶體管數量相同的情況下，每只晶體管所需使用的硅數量將減少，從而可以節省材料和成本。 英飛凌將繼續探索這種全新的制造工藝，預計5到6年內該制造工藝即可作為基礎工藝投入量產。英飛凌還參加了歐洲研究中心——設在比利時魯汶的歐洲跨院校微電子中心（IMEC）——發起的一個核心合作伙伴項目，這也有助于該項工藝的商用化。