摘 要: 嵌入式智能運動控制技術包含了多個學科，它覆蓋了嵌入式技術、計算機技術、智能控制技術、檢測技術和運動控制技術等諸多方面。基于國內現狀，本文設計了一套基于ARM和FPGA的嵌入式智能運動控制系統方案。文中討論了工業運動控制器的主要組成結構，分析了在工業運動控制器中經常用到的關鍵技術，并給出了完整的軟硬件結構設計。 關鍵字: 運動控制; 嵌入式; ARM; FPGA 1 引言 　　目前，運動控制技術已經由傳統的數控加工技術，發展成為具有開放結構、能結合具體應用而快速重組的先進運動控制技術。而運動控制系統也從以單片機或微處理器作為核心部件發展到了以專用芯片（ASIC）和以DSP或FPGA作為核心部件的開放式運動控制系統。結合PC應用軟件、總線技術以及嵌入式系統技術，運動控制作為自動化技術的一個重要分支，已經得到越發廣泛而又重要的應用。在深入學習工業運動控制中的數控關鍵技術的基礎上，比較了幾種常用的運動控制方案，提出了一種新的基于ARM芯片的嵌入式運動控制系統，確定了基于ARM和FPGA運動控制的設計方案，并總體規劃了控制器的設計結構。 2 控制電路硬件設計規劃 　　在本運動控制系統設計中，核心控制芯片選用Philips生產的專用工業應用ARM芯片LPC2132，外部擴展I2C存儲芯片AT24C512存儲FPGA配置代碼及兩路RS485通訊，構成核心控制單元。FPGA則作為硬件精插補器的主要器件同ARM芯片并行連接，以便在系統上電時完成高速精插補器的主并行配置。本系統的設計目標如圖1所示： 　　基于嵌入式的運動控制系統,總體結構分為以下幾個部分： 　　（1） 電源電路設計。 （2） ARM主控電路外圍擴展設計。 　　（3） FPGA高速硬件精插補器設計。 （4） 控制板與I/O接口板之間的連接。 3 控制電路硬件設計 　　3.1 LPC2132芯片簡介 　　LPC2132是基于一個實時仿真和嵌入式跟蹤的32/16位ARM7TDMI-STMCPU的微控制器，并帶有64KB的嵌入的高速Flash存儲器。128位帶寬的存儲器接口和獨特的加速結構使32位代碼能夠在最大時鐘速率下運行，對代碼規模有嚴格控制的應用可使用16位Thumb模式將代碼規模降低超過30%，而性能的損失卻很小。較小的封裝和極低的功耗使LPC2132可理想地用于小型系統中。多個32位定時器、2個10位8路ADC、 1個10位ADC、 PWM通道和47個通用I/O口以及多達9個邊沿或電平觸發的外部中斷使它們特別適用于工業控制和醫療系統。 　　3.2電源電路設計 　　由于在工業環境中經常用到的電壓是+24V,而ARM、 FPGA等芯片需要3.3V、2.5V等低電壓，因此本設計中主要完成電壓轉換以及分別給ARM、FPGA等芯片的內核電壓、端口電壓的供電。 　　由設計原理圖2可以看出，這里采用一片MORSUN隔離電源首先將24V直流電轉變為+5V電壓，然后分別供給兩片AS1117-3.3和一片AS1117-2.5芯片。其中一片AS1117-3.3產生3.3V電壓供給ARM芯片，而另一片則供給FPGA的I/O端口操作電壓。AS1117-2.5芯片則產生2.5V電壓給FPGA核心提供。由于在上電過程中需要將電源電壓穩定的供給核心模塊，所以在輸入輸出端均加入了電解電容或擔電容進行穩壓濾波。圖中的LED發光二極管顯示主要是用來檢測上電過程。 　　3.3外部存儲電路設計 　　在運動控制系統中FPGA擔負著極其重要的作用，它是整個激光雕刻數控系統中實現精插補的關鍵，同時也是圓網印花運動控制系統中產生定位脈沖的核心部件。作為Spartan-II系列FPGA來說，由于其內部采用SRAM工藝，它的配置數據存儲在SRAM中。由于SRAM的易失性，每次系統上電時必須重新配置數據即ICR，只有在數據配置正確的情況下系統才能正常工作。而在系統掉電之后器件又完全恢復“空白”狀態。因此在這種情況下系統就需要外擴存儲芯片以便將配置文件存儲在其中。 　　串行E2PROM是可在線電擦除和電寫入的存儲器，具有體積小、接口簡單、數據保存可靠、可在線改寫、功耗低等特點。串行EPROM常用的總線形式為I2C總線形式。這里采用的E2PROM芯片為Atmel公司生產的AT24C512芯片,該芯片可提供64K存儲空間，具有非易失、體積小、可編程、可擦除等特點, 　　并具有在低電壓下工作的特性，而且在兩線串行總線上最多可接4片AT24C5121331，所應用的LPC2132芯片中,有專門的引腳可擴展標準I2C器件。它與ARM進行連接的硬件電路圖如圖3所示。 　　在圖中可以看出，在I2C總線的數據線和時鐘線上分別加了2K的上拉電阻，這是由ARM的I/O口自身結構的要求所決定的。在LPC2132中，由于具有I2C總線功能的I/O口為開漏輸出，因此在用到I2C總線功能時需要加上1K～l0K的上拉電阻。在本次設計過程中，這里擴展了兩片E2PROM存儲芯片，其中一片用來作為運動控制系統的硬件精插補器;而另外一片則用來產生運動控制系統的精確定位脈沖。 　　3.4 輸入輸出口設計 　　在本設計中，共有8路輸入開關量、8路輸出開關量、4路編碼器輸入、4路變頻脈沖輸出和FPGA外擴的多路輸入輸出口，為了有效的防止干擾進入運動控制系統控制核心，這里統一采用了光耦隔離。光耦隔離具有以下優點: 　　（1） 輸入阻抗小，一般為100Ω-1KΩ之間，干擾源內阻一般會很大,因此分壓到光耦的噪聲很小。 　　（2） 光耦的內部發光二極管是通過電流工作，而一般情況下干擾電流不能驅動。因此干擾噪聲能被有效抑制。 　　（3） 輸入輸出回路中的分布電容極小，一般為0.5-2pf，而且絕緣電阻很大，輸入回路一邊的干擾很難通過光耦饋送到輸出端。 　　通過光耦連接的輸入輸出口如圖4-4所示： 　　在低速開關量中，由圖4（a）可以看出，這里采用貼片低速光耦MOCD217-M它是Motorola公司的產品，是具有低輸入電流的雙路光耦。之所以這里在接六輸入口之前加入電阻R3，是因為ARM中的部分I/O口是開漏式的，防止在輸入輸出過程中電流過大,將相應口燒壞。如圖4（b）在高速開關量中，采用HCPL0661雙路光耦進行擴展，它是Agilent Technologies公司的產品，其開關速率可達到l0M左右，可應用于各種高速脈沖輸入輸出的場合。 　　4.2.5 FPGA配置方式 　　在Xilinx公司Spartan-II系列FPGA的配置過程中,主要有三種配置方式：Boundary-Scan模式、Master/ Slave-Serial模式、Master/Slave-Parallel模式。下面將就這三種模式的配置過程做簡單分析，并將其中的Slave-Parallel配置模式做詳細介紹。 　　（1） Boundary-Scan模式。邊界掃描模式采用的是JTAG標準，因此有時也稱為JTAG配置模式。該模式只有四個專用配置信號線，分別為TCK（時鐘）、TDI（數據輸入）、TDO（數據輸出）、TMS（狀態和控制）。該模式類似于從串模式。在配置過程中需要外部處理器的支持。 　　（2） Master/ Slave-Serial模式。串行配置即每個時鐘僅接受一位配置數據。串行配置可分為主串和從串兩種模式。如果配置的時鐘信號來自所需配置的FPGA器件，這種模式為主串模式。由外部器件提供配置時鐘,這種配置模式為從串模式。 　　（3） Master/Slave-Parallel模式。為了實現數據的快速加載，Xilinx在FPGA器件中增加了并行模式。該模式為8位配置數據寬度,需要8位數據線D7—DO。此外,還有低電平有效的芯片選擇信號（/CS）、電平有效的寫信號（WR）、高電平有效的忙信號（BUSY）。當BUSY信號為高時表示器件忙，不能執行下一步的寫操作，需要等待直到該信號腳為低時止。對于50MHz以下的配置時鐘，該控制信號可以不用。并行模式又可細分成主并行模式和從并行模式。當需要對多個器件進行并行配置時需選擇從并行模式;當僅對單個器件進行配置時是主并行配置模式。 　　在本運動控制系統中為了提高配置過程的速度，達到上電后的高速硬件精插補器的實時性，并且由于僅對單個的FPGA進行配置。這里就選擇了主并行配置。ARM與FPGA連接示意圖如圖5所示。 　　由圖5可以看出這里使用ARM的P0.2口和P0.3口外部擴展AT24C512的E2PROM存儲芯片。而對于FPGA的連接則采用并行連接方式，根據FPGA并行配置規則，使用ARM的相應口連接FPGA。 本文作者創新點 　　在本文中主要就所設計的運動控制系統的硬件進行了詳細的介紹，首先提出了本運動控制系統的總體規劃。根據規劃，對其中的幾個重要模塊做了詳細的設計說明。最后對系統中的硬件精插補器的開發流程做了簡單介紹，并在此基礎上做了詳細的設計說明，接著對精插補器中的幾個重要功能模塊進行設計，并給出了詳細的實現方式說明。 參考文獻: 　　[1] 劉文生，宋昌才.運動控制技術的應用.Vol. 31 No. 6 2005.12: 25-27 　　[2] 叢爽，李澤湘編著. 實用運動控制技術.電子工業出版社2006. 　　[3] 黃益群，張海榮，嚴彩忠，陳先鋒，舒志兵.運動控制新技術.Servo Control 2005.11: 20-24. 　　[4] 周保延，王伯軍.基于FPGA的數控數字積分法圓弧插補器的設計與實現.電氣傳動自動化.Vol. 27, No. 5 2005: 16-18. 　　[5] 田家林，陳利學，寇向輝. FPGA在運動控制系統中的設計. 微計算機信息, 2007, 3-2: 212-213