邊界掃描技術(shù)的核心思想是在器件內(nèi)部的核心邏輯與I/O引腳之間插入的邊界掃描單元，它在芯片正常工作時(shí)是“透明”的，不影響電路板的正常工作。各邊界掃描單元以串行方式連接成掃描鏈，通過(guò)掃描輸入端將測(cè)試矢量以串行掃描的方式輸入，對(duì)相應(yīng)的引腳狀態(tài)進(jìn)行設(shè)定，實(shí)現(xiàn)測(cè)試矢量的加載；通過(guò)掃描輸出端將系統(tǒng)的測(cè)試響應(yīng)串行輸出，進(jìn)行數(shù)據(jù)分析與處理，完成電路系統(tǒng)的故障診斷及定位，邊界掃描測(cè)試原理示意圖如圖1所示。 　　 邊界掃描測(cè)試的物理基礎(chǔ)是IEEE1149.1邊界掃描測(cè)試總線和設(shè)計(jì)在器件內(nèi)的邊界掃描結(jié)構(gòu)，標(biāo)準(zhǔn)的邊界掃描結(jié)構(gòu)如圖2所示。其中邊界掃描測(cè)試總線由測(cè)試數(shù)據(jù)輸入（TDI）、測(cè)試數(shù)據(jù)輸出（TDO）、測(cè)試時(shí)鐘（TCK）、測(cè)試模式選擇（TMS）和復(fù)位信號(hào)（TRST）五根信號(hào)線組成。而標(biāo)準(zhǔn)的邊界掃描結(jié)構(gòu)就是在器件內(nèi)部的核心邏輯I/O引腳增加了邊界掃描單元（BSC），同時(shí)還增加了和邊界掃描測(cè)試相關(guān)的指令寄存器、數(shù)據(jù)寄存器、測(cè)試訪問(wèn)端口TAP控制器等電路。在測(cè)試狀態(tài)時(shí)，邊界掃描結(jié)構(gòu)可以對(duì)數(shù)據(jù)寄存器或指令寄存器進(jìn)行操作，即從TDI端口把測(cè)試矢量移入邊界掃描單元，從TDO端口把測(cè)試響應(yīng)移出。 　　 總體設(shè)計(jì)方案　　 便攜式邊界掃描故障診斷儀需要根據(jù)被測(cè)系統(tǒng)電路的描述文件生成邊界掃描測(cè)試矢量，然后轉(zhuǎn)換為IEEE1149.1邊界掃描測(cè)試總線信號(hào)自動(dòng)加載到被測(cè)系統(tǒng)中，同時(shí)從TDI引腳自動(dòng)讀取邊界掃描測(cè)試響應(yīng)進(jìn)行分析處理，根據(jù)邊界掃描相應(yīng)算法作出故障診斷決策及定位隔離，最后通過(guò)LCD顯示診斷結(jié)果。本文采用片上可編程系統(tǒng)解決方案將便攜式故障診斷儀進(jìn)行軟硬件協(xié)同設(shè)計(jì)在一片F(xiàn)PGA上，使所設(shè)計(jì)的電路系統(tǒng)在其規(guī)模、可靠性、體積、功耗、上市周期、開(kāi)發(fā)成本、產(chǎn)品維護(hù)及硬件升級(jí)等多方面實(shí)現(xiàn)最優(yōu)化（整體結(jié)構(gòu)示意圖如圖3所示）。 　　 硬件設(shè)計(jì) 　　 本文采用Altera公司嵌入軟核Nios處理器的FPGA作為載體來(lái)實(shí)現(xiàn)邊界掃描故障診斷儀的SOPC系統(tǒng)。邊界掃描故障診斷儀主要實(shí)現(xiàn)邊界掃描測(cè)試矢 量的生成、JTAG總線信號(hào)發(fā)生器、邊界掃描故障診斷應(yīng)用軟件、故障顯示等功能，是便攜式邊界掃描故障診斷系統(tǒng)的核心。利用SOPC Builder創(chuàng)建Nios軟核CPU并進(jìn)行參數(shù)化配置，同時(shí)構(gòu)建儲(chǔ)存器、計(jì)時(shí)器、LCD接口組件、IEEE1149.1測(cè)試總線用戶邏輯為一體的SOPC系統(tǒng)，邊界掃描故障診斷片上可編程系統(tǒng)內(nèi)部模塊配置圖如圖4所示。 　　 本文利用向?qū)浇缑骒`活定制邊界掃描故障診斷系統(tǒng)，采用標(biāo)準(zhǔn)型Nios II軟核處理器，并添加了4K字節(jié)的指令緩存Cache。同時(shí)為了方便調(diào)試邊界掃描故障診斷系統(tǒng)的軟硬件，在處理器模塊中添加JTAG調(diào)試單元，在SOPC系統(tǒng)軟硬件調(diào)試成功且能獨(dú)立運(yùn)行后，也可以將JTAG調(diào)試單元去掉。