國家專利局專利信息公開了一份華為的芯片相關專利，專利摘要顯示，這是一種芯片堆疊封裝及終端設備，申請時間在2019年9月30日，可能說明它很早就已預見到芯片制造工藝開發將遇到瓶頸，為此以芯片堆疊技術開辟提升芯片性能的新道路。

　　由于眾所周知的原因，臺積電自2020年9月15日之后無法再為華為代工生產芯片，而華為申請的芯片堆疊專利卻是一年之前，這意味著華為其實申請芯片堆疊專利并非因為考慮到芯片代工廠無法為它代工芯片，而更多著眼于芯片制造工藝開發面臨的瓶頸。

　　業界指出臺積電研發7nm工藝的時候就已發現先進工藝的研發難度越來越大，投資規模也是指數級上升，這將導致芯片制造企業自身需要投入覺得的資金，自然也將導致采用先進工藝生產芯片的芯片企業難以承受昂貴的成本。

　　至今臺積電最先進的5nm工藝(包含改進版的4nm)客戶都只有蘋果、聯發科、高通等寥寥可數的客戶，原因就在于先進工藝的價格實在太貴了，昂貴的價格導致只有利潤高的芯片才能承受得起，而客戶過少反過來又會導致分攤成本高，進一步強化芯片代工高成本。

　　先進工藝的研發難度加大，也導致了臺積電的3nm工藝進展不順，此前臺積電幾乎每年升級一代工藝制程，然而3nm工藝卻已經被延遲了，本來3nm工藝應該在去年投產的，但是預計今年才能投產，蘋果等客戶只好采用臺積電4nm工藝，這也導致蘋果的A15處理器性能提升幅度相當有限。

       面對芯片制造工藝開發難度以及成本的極速提升，為了增強自己的芯片代工業務競爭力，臺積電開發了3D WOW封裝工藝，并于近期為英國一家芯片企業生產了一款以7nm工藝生產再輔以3D WOW封裝技術的芯片，結果顯示性能提升幅度高達40%，遠超5nm工藝帶來的性能提升幅度。

　　之后蘋果發布的M1 ultra以特殊的方式將兩顆M1芯片聯結在一起，結果成為史上性能最強的PC處理器，這再次證明了以類似芯片堆疊的方式可以有效提升芯片的性能，于是類似芯片堆疊的技術迅速獲得了業界的熱議和認可。

　　再之后Intel聯合AMD、Arm、高通、臺積電、三星、日月光、谷歌云、Meta、微軟等行業巨頭成立Chiplet標準聯盟，這也是一種將芯片封裝在一起提升性能的方式，主要原因在于這些企業都已認識到持續提升芯片制造工藝已面臨巨大的困難，尤其是Intel在開發10nm和7nm工藝上遇到巨大的阻礙，更是迫切的希望開辟提升芯片性能的新道路。

　　如今國家專利局公開的信息顯示華為早在兩年多前就已申請了芯片堆疊專利，意味著華為比它們早了許多時間認識到芯片堆疊技術的優勢，無疑證明了華為的前瞻性，華為對芯片的深刻理解可能在于它本身是芯片設計企業，但是同時又與臺積電合作研發芯片工藝多年，因此得以更早認識到開辟新道路的必要。

　　如今全球芯片市場已發生重大變化，知名蘋果分析師郭明錤指出手機行業已出現較大的芯片庫存，芯片的繁榮周期或許即將結束，隨著芯片繁榮周期的結束，芯片方面賺取豐厚利潤的階段也到結束的時候，控制成本可能成為它們的重要考慮，而芯片堆疊技術可以落后工藝生產出性能更強的芯片，而成本卻低得多，這或許將成為芯片企業優先考慮的辦法，已取得專利的華為無疑已站在制高點。