【摘 要】 隨著單片機系統越來越廣泛地應用于消費類電子，醫療，工業自動化，智能化儀器儀表，航空航天等各領域，單片子系統面臨著電磁干擾（EMI）日益嚴重的威脅，電磁兼容的問題在稱重領域也日益突出，本文圍繞單片機系統的電磁兼容技術淺談一些筆者的經驗，與同行探討。 【關鍵詞】 單片機 電磁干擾 電磁兼容硬件設計方法電磁兼容軟件設計方法 在電磁環境比較惡劣的情況下，一些大規模集成電路常常會受到干擾，導致不能正常工作或在錯誤狀態下運行，造成的后果往往是很嚴重的。這樣電磁干擾就成為困擾設計師的一個重要問題。電磁兼容性（EMC）包含系統的發射和敏感度兩方面的問題。如果一個單片機系統符條件合下面三個條件，則該系統是電磁兼容的： 1．對其他系統不產生干擾； 2．對其他系統的發射不敏感； 3．對系統本身不產生干擾； 假若干擾不能完全消除，但也要使干擾減少到最小。干擾的產生不是直接的（通過導體、公共阻抗耦合等），就是間接的（通過串擾或輻射耦合）。電磁干擾的產生是通過導體和通過輻射，很多磁電發射源、如光照、繼電器、DC電機和日光燈都可以引起干擾；AC電源線、互連電纜、金屬電纜和子系統的內部電路也都可能產生輻射或接收到不希望的信號。在高速單片機系統中，時鐘電路通常是寬帶噪聲的最大產生源，這些電路可產生高達300MHz的諧波失真，在系統中應該把他們去掉。另外，在單片機系統中最容易受影響的是復位線，中斷線和控制線。 一、干擾的耦合方式 1．傳導性EMI 一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經過導體。一條穿過噪聲環境的導線可檢拾噪聲并把噪聲送到其他電路引起干擾。設計人員必須避免導線檢拾噪聲和在噪聲引起干擾前用去耦辦法去除噪聲。最普通的例子是噪聲通過電源進入電路。若電源本身或連接到電源的其他電路是干擾源，則在電源線進入電路之前必須對其去耦。 2．公共阻抗耦合 當來自兩個不同電路的電流流經一個公共阻抗時就會產生共阻抗耦合。阻抗上的壓降由兩個電路決定，來自兩個電路的地電流流過共地阻抗。電路a的地電位被電流b調制，噪聲信號或DC補償經共地阻抗從電路b耦合到電路a。 3．輻射耦合 經輻射的耦合通稱串擾。串擾發生在電流流經導體時產生電磁場，而電磁場在鄰近的導體中感應瞬態電流。 4．輻射發射 輻射發射有兩種基本類型；差分模式（DM）和共模（CM）。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有地連接抬高到系統電地位之上。就電場大小而言，CM輻射是比DM輻射更為嚴重的問題。為使CM輻射最小，必須用切合實際的設計使共模電流降到零。 二、影響EMC的因數 1．電壓 電源電壓越高，意味著電壓振幅越大，發射就更多，而低電源電壓影響敏感度。 2．頻率 高頻產生更多的發射，周期性信號產生更多的發射。在高頻單片機系統中，當器件開關時產生電流尖峰信號；在模擬系統中，當負載電流變化時產生電流尖峰信號。 3．接地 在所有EMC問題中，主要問題是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低于1MHz時，可采用單點接地方法，但不適宜高頻；在高頻應用中，最好采用多點接地。混合接地是低頻用單點接地，而高頻用多點接地的方法。地線布局是關鍵，高頻數字電路和低電平模擬電路的接地電路絕不能混合。 4．PCB設計 適當的印刷電路板（PCB）布線對防止EMI是至關重要的。 5．電源去耦 當器件開關時，在電源線上會產生瞬態電流，必須衰減和濾掉這些瞬態電流。來自高di/dt源的瞬態電流導致地和線跡“發射”電壓，高di/dt產生大范圍的高頻電流，激勵部件和線纜輻射。流經導線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。 三、對干擾措施的硬件處理方法 1．印刷線路板（PCB）的電磁兼容性設計 PCB是單片機系統中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展，PCB的密度越來越高。PCB設計的好壞對單片機系統的電磁兼容性影響很大，實踐證明，即使電路原理圖設計正確，印刷電路板設計不當，也會對單片機系統的可靠性產生不利影響。例如，如果印刷電路板的兩條細平行線靠的很近，會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設計印刷電路板的時候，應注意采用正確的方法，遵守PCB設計的一般原則，并應符合抗干擾的設計要求。要使電子電路獲得最佳性能，元器件的布局及導線的布設是很重要的。為了設計質量好，成本低的PCB，應遵循以下一般性原則。 A．特殊元器件布局 首先，要考慮PCB尺寸的大小，PCB尺寸過大時，印刷線條長，阻抗增大，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后再確定特殊元器件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。 在確定特殊元器件位置時要遵循以下的原則： ①盡可能縮短高頻元器件之間的連線，設法減小他們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨的太近，輸入和輸出元件應盡量遠離。 ②某些元器件或導線之間有較高的電位差，應加大他們之間的距離，以免放電引起意外短路，帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。 ③重量超過15g的元器件，應當用支架加以固定，然后焊接。那些又大又重，發熱量多的元器件，不易裝在印刷電路板上，而應裝在整機的機箱地板上。且應考慮散熱問題，熱敏元件應遠離發熱元件。 ④對于電位器，可調電感線圈，可變電容器，微動開關等可調元件的布局，應考慮整機的結構要求。若是機內調節，應放在印刷電路板的方便調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。 ⑤留出印刷板定位孔及固定支架所占用的位置。 B．一般元器件布局 根據電路的功能單元，對電路的全部元器件進行布局時，要符合以下原則： ①按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。 ②以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。 ③在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列，這樣，不但美觀，而且裝焊容易，易于批量生產。 ④位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長寬比為3∶2或4∶3。電路板面板尺寸大于200mm×150mm時，應考慮電路板所受的機械強度。 C．布線的原則如下： ①輸入輸出端用的導線應盡量避免相鄰平行，最好加線間地線，以免發生反饋耦合。 ②印刷板導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.5mm、寬度為1～15mm時，通過2A的電流，溫升不會高于3℃。因此，導線寬度為1.5mm可滿足要求。對于集成電路，尤其是數字電路，通常選0.02～0.3mm導線寬度。當然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數字電路，只要工藝允許，可使間距小于0.1～0.2mm。 ③印刷導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產生的揮發性氣體。 ④焊盤 焊盤中心孔也要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小（d+1.2）mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取（d+1.0）mm。 D．PCB及電路抗干擾措施 印刷電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施作一些說明。 ①電源線設計 根據印刷線路板電流的大小，盡量加粗電源線寬度，減少環路電阻；同時，使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。 ②地線設計 在單片機系統設計中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合來使用，可解決大部分干擾問題。單片機系統中地線結構大致有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。 在地線設計中應注意以下幾點： a．正確選擇單點接地與多點接地。在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而采用一點接地的方式。當信號工作頻率大于10MHz，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。 b．數字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地；高頻元件周圍盡量用柵格狀大面積地箔，要盡量加大線性電路的接地面積。 c．接地線應盡量加粗。若接地線用很細的線條，則接地電位會隨電流的變化而變化，致使電子產品的定時信號電平不穩，抗噪聲性能降低。因此應將接地線盡量加粗，使它能通過三倍于印刷電路板的允許電流。如有可能，接地線的寬度應大于3 mm。 d．接地線構成閉環路。設計只由數字電路組成的印刷電路板的地線系統時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印刷電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地線上產生較大的電位差，引起抗噪聲能力下降；若將接地線構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力。 ③退耦電容配置 PCB設計的常規做法之一，是在印刷板的各個關鍵部位配置適當的退耦電容。退耦電容的一般配置原則是： a．電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。 b．原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容。如遇印刷板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。 c．對于抗噪聲能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退耦電容。 d．電容引線不能太長，尤其是高頻旁路電容不能有引線。 此外，還應注意以下兩點： a．在印刷板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。 b．CMOS的輸入阻抗很高，且易受感應，因此在使用時，對不用端要接地或接正電源。 2．輸入/輸出的電磁兼容性設計 在單片機系統中輸入/輸出也是干擾源的傳導線，和接收射頻干擾信號的拾檢源，我們設計時一般要采取有效的措施： ①采用必要的共模/差模抑制電路，同時也要采取一定的濾波和防電磁屏蔽措施以減小干擾的進入。 ②在條件許可的情況下盡可能采取各種隔離措施（如光電隔離或者磁電隔離），從而阻斷干擾的傳播。 3．單片機復位電路的設計 在的單片機系統中，看門狗系統對整個單片機的運行起著特別重要的作用，因為所有的干擾源不可能全部被隔離或去除，一旦進入CPU干擾程序的正常運行，那么復位系統結合軟件處理措施就成了一道有效的糾錯防御的屏障了。常用的復位系統有以下兩種： ①外部復位系統。外部“看門狗”電路可以自己設計也可以用專門的“看門狗”芯片來搭建。然而，他們各有優缺點，大部分專用“看門狗”芯片對低頻“喂狗”信號不能響應，而高頻“喂狗”信號都能響應，使其在低頻“喂狗”信號下產生復位動作而在高頻的“喂狗”信號下不產生復位動作，這樣，如果程序系統陷入一個死循環，而該循環中恰巧有著“喂狗”信號的話，那么該復位電路就無法實現它的應有的功能了。然而，我們自己可以設計一個具有帶通的“喂狗”電路和其他復位電路構成的系統就是一個很有效外部監控系統了。 ②現在越來越多的單片機都帶有自己的片上復位系統，這樣用戶就可以很方便的使用其內部的復位定時器了，但是，有一些型號的單片機它的復位指令太過于簡單，這樣也會存在象上述死循環那樣的“喂狗”指令，使其失去監控作用。有一些單片機的片上復位指令就做的比較好，一般他們把“喂狗”信號做成固定格式的多條指令依順序來執行，如果有一定錯誤則該“喂狗”操作無效，這樣就大大提高了復位電路的可靠性。 4．振蕩器 大部分的單片機都有一個耦合于外部晶體或陶瓷諧振器的振蕩器電路。在PCB上，要求外接是電容、晶體或陶瓷諧振器的引線越短越好。RC振蕩器對干擾信號有潛在的敏感性，它能產生很短的時鐘周期，因而最好選晶體或陶瓷諧振器。另外，石英晶體的外殼要接地。 5．防雷擊措施 室外使用的單片機系統或從室外架空引入室內的電源線、信號線，要考慮系統的防雷擊問題。常用的防雷擊器件有：氣體放電管、TVS（Transient Voltage Suppression）等。氣體放電管是當電源的電壓大于某一數值時，通常為數十V或數百V，氣體擊穿放電，將電源線上強沖擊脈沖導入大地。TVS可以看成兩個并聯且方向相反的齊納二極管，當兩端電壓高于某一值時導通。其特點是可以瞬態通過數百乃上千A的電流。 四、對干擾措施的軟件處理方法 電磁干擾源所產生的干擾信號在一些特定的情況下（比如在一些電磁環境比較惡劣的情況下）是無法完全消除的，最終將會進入CPU處理的的核心單元，這樣在一些大規模集成電路常常會受到干擾，導致不能正常工作或在錯誤狀態下工作。特別是像RAM這種利用雙穩態進行存儲的器件，往往會在強干擾下發生翻轉，使原來存儲的“0”變為“1”，或者“1”變為“0”；一些串行傳輸的時序及數據會因干擾而發生改變；更嚴重的會破壞一些重要的數據參數等；造成的后果往往是很嚴重的。在這種情況下軟件設計的好壞直接影響到整個系統的抗干擾能力的高低。 1．程序會因為電磁干擾大致會一下幾種情況： ①程序跑飛。 這種情況是最常見的干擾結果，一般來說有一個好的復位系統或軟件幀測系統即可，對整個運行系統的不會產生太大的影響。 ②死循環或不正常程序代碼運行。 當然這種死循環和不正常程序代碼并非設計人員有意寫入的，我們知道程序的指令是由字節組成的，有的是單字節指令而有的是多字節指令，當干擾產生后使得PC指針發生變化，從而使原來的程序代碼發生了重組產生了不可預測的可執行的程序代碼，那么，這種錯誤是致命的，它會有可能會去修改重要的數據參數，有可能產生不可預測的控制輸出等一系列錯誤狀態。 2．對重要參數儲存的措施 一般情況下，我們可以采用錯誤檢測與糾正來有效地減少或避免這種情況的出現。根據檢錯、糾錯的原理，主要思想是在數據寫入時，根據寫入的數據生成一定位數的校驗碼，與相應的數據一起保存起來；當讀出時，同時也將校驗碼讀出，進行判決。如果出現一位錯誤則自動糾正，將正確的數據送出，并同時將改正以后的數據回寫覆蓋原來錯誤的數據；如果出現兩位錯誤則產生中斷報告，通知CPU進行異常處理。所有這一切動作都是靠軟件設計自動完成的，具有實時性和自動完成的特點。通過這樣的設計，能大大提高系統的抗干擾能力，從而提高系統的可靠性。 檢錯與糾錯原理： 首先來看看檢錯和糾錯的基本原理。進行差錯控制的基本思想是在信息碼組中以一定規則加入不同方式的冗余碼，以便在信息讀出的時候依靠多余的監督碼或校碼碼來發現或自動糾正錯誤。 針對誤碼發生的特點，即錯誤發生的隨機性和小概率性，它幾乎總是隨機地影響某個字節中的某一位（bit），因此，如果能夠設計自動糾正一位錯誤，而檢查兩位錯誤的編碼方式。就可以大大提高系統的可靠性。 3．對RAM和FLASH（ROM）的檢測 在編制程序時我們最好是寫入一些檢測程序來測試RAM和FLASH（ROM）的數據代碼，看有無發生錯誤，一旦發生要立即糾正，糾正不了的要及時給出錯誤指示，以便用戶去處理。 另外，在編制程序時加入程序冗余是不可缺少的。在一定的地方加入三條或三條以上NOP指令對程序的重組有著很有效防止作用。同時，在程序的運行狀態中要引入標志數據和檢測狀態，從而及時發現和糾正錯誤產生。 結語 為了提高單片機系統的電磁兼容性，不僅要合理設計PCB板，而且要在電路結構上及軟硬件中采取相應的措施。實踐表明，在單片機系統的設計、制造、安裝和運行的各個階段，都需要考慮其電磁兼容性，只有這樣，才能保證系統長期穩定、可靠、安全地運行。