為了減小電容式加速度計(jì)的體積，提高檢測精度、擴(kuò)展應(yīng)用范圍，采用厚膜混合集成工藝，將檢測電路和電容式加速度計(jì)敏感單元集成于一體。詳細(xì)介紹了厚膜混合集成工藝的版圖設(shè)計(jì)和制作過程，并介紹了制作工藝中的各道工序。用UP-16封裝形式，對厚膜混合集成電容式加速度計(jì)進(jìn)行了封裝。經(jīng)過與原電路比較后可知經(jīng)厚膜混合集成后，體積大大減小，經(jīng)封裝后通過金屬外殼接地，提高抗干擾能力，經(jīng)測試，其測試精度能提高1~2個(gè)數(shù)量級。